# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-349164

(43)Date of publication of application: 15.12.2000

(51)Int.Ci.

H01L 21/8234 H01L 27/088

HO1L 21/762 HO1L 21/316

(21)Application number: 11-161682

(71)Applicant : NEC CORP

(22)Date of filing:

08.06.1999


(72)Inventor: SHIMIZU MASAKUNI

# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE WITH ELEMENT ISOLATION INSULATING FILM

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device provided with an element isolation insulating film, where the surface of a substrate is covered with an oxidation-resistant film such as a nitride film or the like until the oxidation of a gate is started so as to prevent a useless oxide film from being formed on the substrate when a gate oxide film of different thickness is formed, and etching carried out before the oxidation of a gate can be reduced.

SOLUTION: In this manufacturing method, a semiconductor substrate 100 is equipped with element regions 501 and 502 where element isolation oxide films 101 and thin oxide films 201 each located on an active region between the oxide films 101, an oxidation-resistant film 301 is formed on all the surface of the semiconductor substrate 100, the semiconductor substrate 100 is exposed using a resist film 401 as a mask, where the element region



501 is not covered with the resist film 401, a first gate oxide film is formed, furthermore the semiconductor substrate 100 is exposed using a resist film where the element region 502 is open as a mask, and a second gate oxide film is formed.

#### LEGAL STATUS

[Date of request for examination]

23.05.2000

[Date of sending the examiner's decision of rejection]

19.02.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Elit 11 million a semant a se

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]


Copyright (C): 1998.2000 Japan Patent Office

(19)日本国特許庁(JP)

## (12)公開特許公報 (A) (II)特許問願公開費學

特開2000-349164

(P2000-349164A) (43) 公開日 平成12年12月15日 (2000.12.




## (54)【発明の名称】案子分離絶縁膜を有する半導体装置の製造方法

### (57) 【要約】

【課題】 膜厚が異なるゲート酸化膜を形成する際、ゲー 一ト酸化直前まで窒化膜等の耐酸化性のある膜で基板表 面を覆い、基板上に不要な酸化膜を形成することを防ぐ ことによりゲート酸化前のエッチングを低減することが できる索子分離絶縁膜を有する半導体装置の製造方法を

N 12 34

【解決手段】 複数の素子分離酸化膜101とその間の 活性領域上の舞い酸化膜201とが形成された素子領域 501及び502を有する半導体基板100表面の金面 に耐酸化性膜301を成膜し、素子領域501が露出し たレジスト401膜をマスクとして半導体基板100を 露出させた後、第1のゲート酸化膜を形成し、更に、紫 子領域502が開口したレジスト膜をマスクとして半導 体基板100を翻出させ、第2のゲート酸化をする。



(2)

#### 、 【特許請求の範囲】

【請求項1】 複数の架子分離絶縁膜により複数の影子 個域が区面され前記案子領域に酸化膜が形成された半導 体基板表面の企面に耐酸化性膜を成膜する工程と、第1 前記酸化膜及び前記耐酸化性膜をエッチング除去する工。 程と、前記半導体基板上に第1のゲート酸化膜を形成す る工程と、第2の素子領域が膨出した第2のレジスト膜

り体装置の製造方法: アンティ南南洋語 : ボントである。

【請求項3】 複数の素子分離絶縁膜により複数の素子・・:,【0004】図5(a)は、シリコン悲板300の表面 領域が区面され前紀案子領域に酸化膜が形成された半導の方式と、案子間を電気的に分離するための案子分離酸化膜 L ・ 『体基板の表面上に第1の素子領域が露出した第1のレジュュー21が形成され、イオン注入時の基板保護のための薄い。 スト膜を形成しこの第1のレジスト膜をマスクとして前 酸化膜221が形成された状態を示す衡面図である。こ 記酸化態をエッチング除去する工程と、前記半導体基板 約20万の図に差すように、シリコン基板300は、電気的に普 ニートに第1のゲート酸化膜を形成する工程とじ第2の素子(上)を込み可能なEPROM(erasable PROM)の書き 、小心化臓をエッチング除去する工程と自前記半導体基板上に 注点 しが土上酸化膜を必要と求る素子領域 5.2.1 とこ高耐圧を シャン第2のゲート酸化膜を形成する工程と呼を有することを呼ばる必要としない低耐圧用の膜厚が薄り気気を酸化膜を必要 ↑・特徴とする素子分離絶縁膜を有する半導体装置の製造方 こじゅとする素子領域5 2 2 とを有している。ミンントメローント基板3. 門の原建。の2回に見れて、2011年によりでやき団オスジーニー

・・・・り形成されていることを特徴とする請求項1乃至3のい tare pin))により形成されたものと、素子分離酸化膜121 

【請水項5】 前記表子分離絶縁膜が半導体基板の表面・・・ 【0005】次に、図5 (b)に示すように、このシリ に形成された棒に埋め込まれて形成されていることを特・・ コン基板300の表面上の海い酸化膜221を1回目の 徴とする請求項1万至4のいずれか1項に記載の素子分 ウェットエッチングにより除去する。ここで、1回目の

【請求項6】 前記案子分離絶縁膜がシリコン酸化膜で含また減りし、素子分離酸化膜122になる。 あることを特徴とする請求項1万至5のいずれか1項にお、+(\*\* 【0006】その後、図5 (c) に示すように、シリコ 記載の素子分離絶縁膜を有する半導体装置の製造方法。 - 立 ン基板300表面上に第1のゲート酸化膜222を形成 【発明の詳細な説明】

#### [0001]

- 【発明の属する技術分野】本発明は素子分離絶縁膜を有 40 が形成される。 - 、する平導体装置の製造方法に関し、特に、異なるゲートルニュ 【0007】次に、素子領域521及び522に必要と - 酸化膜を同一チップ上に形成する際に、各素子領域をゲボスト なるゲート酸化膜を作り分ける。先ず、図 6 (a) に示 ート酸化直前まで窒化膜等の耐酸化性のある膜で置うこ 、 ジーすように、レジスト421をパターニングし、顔いゲー とにより、素子の信頼性、特に素子分離特性の向上を図 ト酸化膜を形成するための素子領域5 2 2 の活性領域の った森子分離絶縁膜を有する半導体装置の製造方法に関 する。

#### [0002]

【従来の技術】一般に、絶縁ゲート型電界効果トランジ スタ(MOSトランジスタ)を搭載したMOS製半導体 装蔵においては、同一半導体装置内に耐圧の信頼性が高。50 421を剥離し、第2のゲート酸化機を形成する。この

- い高줶圧素子と、高速指盤処理のために高速性を必要と する低耐圧器子とを有する場合、高耐圧素子において - は、ゲート酸化膜及びフィールド酸化膜を輝くする必要 - ・がある。一方、低耐圧素でにおいては、半導体装置の微 - の案子領域が露出した第1のレジスト膜をマスクとして・・ - 細化及び高速化に対応した薄いゲート酸化膜及び薄いフ ・ィールド酸化睒が必要である。

一点【0003】従来、このような半導体装職を製造するた - めに同一基板上に異なる厚さのフィールド酸化膜及びゲ ... をマスクとして前記酸化膜及び前記耐酸化性膜をエッチ ート酸化膜を形成する方はとしてゲート酸化とウェット ング除业する工程と、耐記半導体基板上に第2のゲート - 10 エッチングの繰り返しによる酸化膜の付け替えによって - 酸化膜を形成する工程と、を有することを特徴とする器・・ 生複数の異なるゲート酸化膜を形成する方法が提案されて 子分雕絶縁膜を有する半導体装置の製造方法:: いる(特開平9-36243号公報等)。図5(s)乃 【請求項2】 前記耐酸化性膜が窒化膜であることを詩 宝 (c):及び図6 (a)、(b)はこの磁の従来の2種 徴とする請求項1に記載の素子分離絶縁膜を有する半導 、今日類のゲート酸化膜の作製方法をその工程順に示す断面図

00の表面に形成する茶子分離酸化膜121としては、 ・ 「請求項4」。前記素子分離絶縁膜がLOCOS法によ 選択酸化膜(LOCOS (Local Oxidation of Silico

雕艳緑膜を有する半導体装置の製造方法。 ウェットエッチングのために案子分離酸化膜121は自

することにより、索子分解酸化膜122に挟まれた活性 領域の露出されたシリコン基板300表面上には酸化膜 

第1のゲート酸化膜222を2回目のエッチングにより 除去する。素子領域522の素子分離酸化版122はこ - \* \* の工程においても目滅りし、素子分離酸化膜122から 更に薄い素子分離酸化版123になる。

【0008】次に、図6(b)に示すように、レジスト

ときに、素子領域522の活性領域の露出されたシリコ ン基板300上に形成された第2のゲート酸化膜が凝壁 が海いゲート酸化膜224であり、若子間成521上の 活性領域の第1のゲート酸化膜222が里に継ぎ足しの 酸化をうけて形成された酸化膜が膜厚が厚いゲート酸化 膜223である。以上の工程により素子領域521及び 5 2 2 に夫々が必要とする膜壁が厚いゲート酸化膜 2 2 3及び膜厚が薄いゲート酸化膜224が形成される。

【0009】このように、異なるゲート酸化膜厚を持つ ·デバイスをチップ上に形成する、いわゆるマルチオキサ 10·のように厚い酸化膜の膜厚はほどんど増えないため、基 イドプロセスにおけるエッチングとゲード酸化を繰り返 すことにより膜摩が異なるゲート酸化膜を形成する工程 において、素子領域522の素子分離酸化胨121は、 !! · · 図5 (b) の1回目のエッチングによる薄い酸化膜22 · · 1の除去及び図6(a)の2回目のエッチングによる第 1のゲート酸化膜222を除去する工程の合計2回のウ エットエッチングを受けることにより、索子分離酸化膜 ・・・ ことによりゲート酸化前のエッチングを低減することが ¥21から122~、素子分離酸化膜 ¥22から123 スペピ弾膜化する。 とうしゅう ケード・コンタンド

【0010】以上に示じた例では2種類のゲート酸化膜(2001【0018】 1 - > 1 - 1: The state of the s とになる。

#### · :[0011]

めに以下のような問題点が生じる。

【0012】第1の間題点としては、案子分離酸化膜が **薄膜化し、注入イオンの突き抜け(特にボロン)と素子** : 分離酸化膜直上を配線が通ることによる反転とにより、 素子分離リークが超こる。素子分離リークを防ぐ手段と しては、リセスロコスの素子分離酸化原の初期酸化量を 増やすか又は索子分雕酸化膜をSTI(Shallow Trench (solation) にするという2つの平段が考えられる。前 者に関しては、拡散層がバーズビークでつぶれてしま い、微細化の降害となる。後者に関しては、次に記載す る段差の問題がより深刻になる。

【0013】第2の問題としては、初期に酸化された状 態から素子分離酸化膜がウェットエ2手ングにより滅る ことにより、拡散層と素子分離酸化膜との境界に段差が 坐じ、ゲートポリニッチングのエッチング残りによるシー ョート等の問題が起こる。

【0014】第3の問題としては、基板扱面を酸化して ウェットエッチングにより除去することを繰り返した結 果、基板表面の不純物歳度が乱され、電気特性(特にト ランジスタのしきい値)が不安定になる。

【0015】第4の問題としては、甚収表面が何度も酸 50

化とウェットエッチングにさらされるため、髪面の粗さ が増加し、電気特性が劣化する。

【0016】このような不都合は、素子にとって不要な 酸化膜を形成することに起因している。形成された酸化 膜が不要なものであればゲート酸化前に必ずそれを除去 して基板を露出させる工程が必要であり、このときに除 去する酸化膜とそのオーバーエッチング分とが必要にな る。特に、ゲート酸化のような熱酸化の暴合、基板上に ゲート酸化膜を形成する程度の酸化では器子分離酸化膜 板上に形成された酸化機がエッチング除去される量と同 じ鱼が素子分離酸化膜の自破りにつながる。

【0017万本発明はかかる問題に避みてなされたもの であって、膜厚が異なるゲート酸化膜を形成する際、ゲ 一ト酸化瘟前まで窒化原等の耐酸化性のある膜で基板表 面を覆い、基板上に不要な酸化膜を形成することを防ぐ - できる素子分離絶縁膜を有する半導体装置の製造方法を \_\_ - pal - 提供することを目的とする。

ii. 🌼 🌣 を形成する場合を示したが、容易に頻推できるように、 💖 🗀 『課題を解決するための手段』本発明に係る探子分離絶 - 1 3種類、4種類とゲート酸化膜の種類が増えるごとに、 - 35-3 \*\* 縁膜を育する半導体装置の製造方法は、複数の素子分離 ウェットエッチジグの回数が増加することにより、最後:「戸絶緑族により複数の素子領域が区面され前記案子領域に ニー にゲート酸化膜を形成する素子領域ではその分だけ素子 キュニ 酸化膜が形成された半導体基板表面の金面に耐酸化性膜 1.1. 分離酸化膜が多くのウェットエッチングにさらされるこ [hard]を放膜する工程と、第1の素子領域が韓出した第1のレ ジスト膜をマスクとして前記酸化膜及び前記耐酸化性膜 【発明が解決しようとする課題】しかしながら、このよう。 のゲート酸化膜を形成する工程と、第2の索子領域が繋 うな度重なる酸化とウェットエッチングの繰り返しのた \*\* \*\*\* 出した第2のレジスト膜をマスクとして前記酸化膜及び 30 前記耐酸化性膜をエッチング除去する工程と、前記半導 体基板上に第2のゲート酸化膜を形成する工程と、を有 することを特徴とする家子分雕絶縁膜を有する。なお、

> 前記耐酸化性膜は窒化膜とすることができる。 【0019】本発明によれば、半導体基板の各索子領域 '... に形成された酸化膜上に、先ず、耐酸化性膜を形成し、 ・ その素子領域の酸化膜及び耐酸化性膜を除去してゲート 酸化膜を形成するまでは、耐酸化性膜を保護膜として使 用するため、半導体基板上に不要な酸化膜が形成される ことがない。即ち、第1の紫子領域に第1のゲート酸化 40 腹を形成する際には、第2の素子領域は耐酸化性膜に被 穫されているのことにより、第2の素子傾塚には、不要 な第1のゲート酸化膜は形成されない。。 従って、同時に 素子分離絶縁膜が目減りしてしまう第1のゲート酸化膜 を除去する工程は不要となるため、累子分離絶縁膜に十 分な膜厚を確保することができる。このため、素子分離 特性が向上し、素子の信頼性が向上する。また、第1の 素子領域には、第1のゲート酸化膜の上に第2のゲート 酸化膜が継ぎ足し酸化されたゲート酸化膜が形成され、 第2の素子領域には第1の素子領域のゲート酸化膜より 膜原が輝いゲート酸化腺がゲート酸化膜として形成され

る。従って、複数の妻子領域表面の妻子領域の妻子分離・・・・ 絶縁膜の薄膜化を防止しながら、夫々腱摩が異なるゲー ト酸化膜を形成することができる。

【0020】本発明に係る他の場子分離絶縁職を有する 平導体整體の製造方法は、複数の素子分離絶縁幅により 複数の老子領域が区面され前記若子領域に酸化膜が形成 された半導体基板の表面上に第1の若子領域が蘇出した。... 第1のレジスト膜を形成しこの第1のレジスト膜をマス クとして前記酸化版をエッチング除去する工程と、所記 - . . 平導体現板上に第1のゲート酸化膜を形成する工程と、 - 10 【0024】次に、図1(b)に示すように、このシリ ニニ 第2の製子領域が離出した第2のレジスト膜をマスクと ェニ・コン基板し00の装面の薄い酸化膜20L上及び器子分 一、して前記酸化酸をエッチング除去する工程と、前記半導 - 体基板上に第2のゲート酸化膜を形成する工程と、を有 - することを特徴とする。なお、前記素子分離絶縁膜にシ ・、 リコン酸化膜とすることができる。更に、前記素子分離 ・ また、半導体基板表面上に形成された溝に絶縁膜を埋め

15. おける第1のゲート酸化膜の成長が抑制される。。更に、 1944/10 1から素子分離絶縁膜 10 2になる。ウェニール ・・・第2のゲート酸化膜を形成することによって、1第1の素(garantal Colonial Application Services 天々膜厚が異なるゲート酸化膜を形成することができ、 更に、第2の素子領域の半導体基板上に形成されている 酸化膜を除去する際のエッチング量が前記第1のゲート。 酸化度の成長が抑制された分少ないために、素子分離絶 緑膜の薄膜化を防止することができる。従って、東子分 

#### [0022]

【発明の実施の形態】以下、本発明の実施例に係る素子 分離絶縁膜を有する半導体装置の製造方法について、添 - 応例に係る素子分離絶縁膜を有する半導体装置の製造方 ٠.: 法を工程順に示す断面図である。

に、素子間を電気的に分離するための素子分離絶縁膜し 01が形成され、素子分離絶縁膜101に挟まれた活性。 領域にイオン注入時の基板保護のための際い酸化膜20 しが形成された状態を示す断面図である。この図に示す ように、シリコン基板100は、電気的に書き込み可能 なEPROM (crasable PROM) のおきこみ回路の

ような高耐圧回路部として膜原が厚いゲート酸化膜を必 要とする素子領域の0)と、高齢圧を必要としない傾耐 圧用で膜厚が薄いゲート酸化膜を必要とする素子取成る 02と、を有している。シリコン塩板1,00上に形成さ . れている素子分離絶縁膜101の形成方法としては、既 知のLOCOSの技術により形成されたものでもよい。 し、暑子分離絶縁膜101を形成する領域に滞を形成 し、その謎にシリコン酸化物系の物質が単め込まれたも のでもよい。

離絶線膜101上に耐酸化性膜301を成長させる。耐 酸化性膜301としては、例えばシリコン窒化膜等の窒 化膜がある。

【0025】次に、寮子領城501及び502の索子領 . ・・絶縁膜がLOCOS法により形成することができ、更に ...... 域に必要となるゲート酸化膜が形成される工程を説明す る。先ず、図1 (a) に示すように、半導体基板100 ・ 」、込むことにより形成することもできる。・・ / 」 にフォトリソグラフィ技術により索子領域 5 0 上が露出 ・・、【0021】本発明によれば、酸化腺が形成された半導。、 されたレジスト40↓をパターニングし、膜厚が厚いゲ 本基根の素子領域にゲート酸化膜を形成するまでは、そ 20 1 - h酸化膜が形成されるべき案子領域 5 0 1 の活性領域 の素子領域に存在する前記酸化膜を保護膜として使用す . カン上の耐酸化性膜301を除去し、更に分辨い酸化膜20 ② 1.756。従ってい前記第1の素子領域の前記第1のゲート酸(journal Left 上面目の文書の大子のデンタを主る主と編集り除去 一、化膜を形成する際には、第2の繋子領域に予め酸化膜が シャッする。ここで、紫子領域50よの紫子分離絶縁膜101 (大) (形成されており、この酸化膜によって第2の素子領域に may jは、この工程行われてのみ見域的長法素子分離絶縁膜 l

、 子領域には第1ゲート酸化族に第2のゲート酸化族が維 コン・401を剥離し、第1のゲート酸化膜を形成する。これ ・ いぎ足し酸化されたゲート酸化膜が形成され、第2の素子 、 10により、素子領域501のシリコン基板100上の案子 - 領域には第1の素子領域のゲート酸化膜より膜障が薄い - 分離絶縁膜102に快まれた活性領域上には第1のゲー ゲート酸化膜が形成される。従って、複数の素子領域に 30 ト酸化膜202が形成される。このとを、素子領域50 - 2は耐酸化性膜301で覆われているため、シリコン基 板 100上の薄い酸化膜201の膜厚が増えるようなこ 、とはない。

【00.27】この第1のゲート酸化膜202を形成した ・後、図2(b)に示すように、素子領域501の第1の ゲート酸化膜202を保護するために、素子領域502 · が露出されたレジスト402をパターニングし、それを マスクに素子領域502に形成されていた耐酸化性膜3 01を除去し、更に薄い酸化膜201を2回目のウェッ 付の図面を参照して具体的に説明する。図 1 ((a) 乃五、40、トエッチングをすることにより除去する。この薄い酸化 (c) 及び図2(a) 乃至(c) は、本発明の第1の実 .... 膜201部分は、耐酸化性膜301が形成されていたた 」、めに、第1のゲート酸化膜の形成前後で酸化膜は成長せ ずに膜罩は変化しない。従って、2回目のエッチングに 1 【0023】図1(a)は、シリコン基板100の表面・・・おいて素子領域502のシリコン基板100を露出させ るために除去された膜厚は、1回目のエッチングにより 素子領域501の活性領域のシリコン基板100を露出 させるためにエッチングされた膜厚と同じである。この ことにより、素子領域502の架子分離絶縁脱101は この工程においてのみ目破りし、終千分離絶縁瞭101 50、から累子分離絶縁談103になるが、自成りする魚は、

器子分雕絶縁膜101から器子分離絶縁膜102へ月波 りする最と同じである。

【0028】この後、図2(c)に示すように、レジス ト402を剥離し、第2のゲート酸化膜を形成する。こ れより、泰子嗣城502の素子分離絶縁膜103に挟ま れた活性領域のシリコン悲板100上に形成された第2 のゲート酸化膜が、低耐圧用の膜障が薄いゲート酸化膜 203である。また、素子領域501上の素子領域10 2に挟まれた活性領域のシリコン基板 100上に形成さ 1 れていた酸化膜202が第1のゲート酸化により更に継 ぎ足しの酸化をうけて、膜厚が厚いゲート酸化膜204 になる。以上の工程により、累子領域501及び502 ・ に夫々が必要とする膜厚が厚いゲート酸化酸204及び ^^ 腰厚が薄いゲート酸化膜203が形成される。

【0029】このように、複数の素子分離絶缘膜101 と薄い酸化膜201とが形成されたシリコン基板100 「において、耐酸化性膜301の形成、2回のエッチング 及び2回のゲート酸化をする工程により、素子領域60 1及び502の素子分離絶縁膜101の目微り量は、薄し い酸化膜201及び耐酸化性膜301を除去する1工程 た。一个**分のエッチングのみになる。これは、耐酸化性膜301** 中間すする。 かってき (Pine ) みくず (音音 ) paid (音楽) 「厚としてどのような膜厚を避んでも一定のエッチングで ある。図2(c)では側宜上、蓋子領域501及び50 🤭 び103と示しているが、素子分離絶縁膜102及び1. 03は製造上のばらつきを除けば同一の膜厚を有する。 【0030】本実施例では2種類のゲート酸化膜を形成 する場合を示したが、容易に類推できるように3種類、 4種類とゲート酸化膜の種類が増えても、最も厚い膜厚 のゲート酸化膜を必要とする索子領域から順に、その素 子領域上の活性領域のシリコン基板100をエッチング により露出させた後、ゲート酸化膜を形成するという工 程を繰り返していけば、どの素子領域の活性領域におい てもエッチングにさらされるのは1度だけで済む。従っ て、ゲート酸化膜の膜厚が夫々異なる素子領域におい て、夫々の素子領域は、最初に形成されるゲート酸化膜 が必要になるまでは耐酸化性のある膜でその素子領域が・ 覆われているため、基板が不要な酸化をされることな い。即ち、妻子分離絶縁膜がエッチングされる量は常に 最初に形成されている基板を保護するための薄い酸化膜" 及び耐酸化性膜がエッチング除去される量のみとなる。 【0031】このように、本実施例の素子分離絶縁膜を 有する半導体装置の製造方法によれば、股厚が異なる複 数のゲート酸化膜を同一チップ内に形成する際、酸化膜 の付け替え等による素子分離絶縁膜の解膜化を回避し、

性が向上する。

【0032】また、第千分離絶縁膜が減ることによる位 散層と素子分離絶縁膜境界との段差を低減することがで

【0033】更に、拡散層設備の全体の酸化量が少なく なるのため、妻面付近の不純物識度を安定してコントロ 一ルできる。

【0034】更にまた、拡散爆表面がエッチングされる 低が減るため、表面の組さを低減することができる。

【0035】次に、本発明の第2の実施例について説明 する。図3 (a) 乃至 (c) 及び図45 (a)、(b) は 本実施例に係る業子分離絶縁機を存する半線体装置の製 造方法を工程順に示す断面図である。図 3: ('a) はシリ - コン基板200上に、複数の素子分離酸化膜111が形 成され、その複数の素子分離酸化膜 Linux 決まれた活 性領域上に、イオン注入時の基板保護のための薄い酸化 \*・膜2 F Lが形成された状態を示している。シリコン拡板 200は、耐高圧素子のための膜厚が厚いゲート酸化膜 を必要とする素子領域511及び耐低圧素子のための膜 20:厚が輝いゲート酸化膜を必要とする素子領域 5 1.2 を有

(本)に必要となるゲート酸化膜を作り分ける工程を説明す。 ・ うる。例えば最初の薄い酸化胶20mで200A、オードのでる。先ず、図3 (b)に示すようには素子領域5月1mm パーエッチングを80%とすると、素子分離絶縁膜の目 二二二額出したレジスト411を素子領域502にパターニン |放り量は素子領域501及び502領域共に360Aで ・グし、模厚が厚いゲート酸化膜を形成する必要がある素 子領域5 1 1 の活性領域の順厚が薄い酸化膜2 1 1 をエ 2領域の露子分離絶縁膜を失々素子分離絶縁膜102及 ・・・ッチング除去することによりシリコン基板200を露出 ・・・させる。素子領域511の素子分離酸化膜111はこの 工程においてのみ目域りし、素子分離酸化膜1-11から 素子分離酸化膜 112になる。

> 【0037】次に、図3(c)に示すように、レジスト 411を剥離し、第1ののゲート酸化膜21:2を形成す る。これにより泰子領域511の素子分離酸化膜112 に挟まれた活性領域のシリコン基板20.0にゲート酸化 膜212が形成される。また、索子領域512では素子 分離酸化膜111に挟まれた活性領域のシリコン基板2 ○○の表面に形成されていた癖い酸化膜211が継ぎ足 しの酸化を受け、薄い酸化脳211から酸化版213に 40 なる。

【0038】次に、図4(a)に示すように、痴子領域 511の素子分離酸化膜し12に挟まれた活性領域のシ リコン基板200に形成された酸化膜212を保護し、 素子領域512の活性領域のシリコン基板200を露出 させるために、素子領域512が露出したレジスト41 2をパターニングし、これをマスクに2回目のエッチン グをすることにより酸化膜213が除出される。この酸 化膜213が形成されている活性領域が第1のゲート酸 化膜の形成前後で避ぎ足しされる酸化模は、予め薄い酸 素子分離リークを防止することができるため素子の信頼 50 化胰211が形成されていたために、素子倒壊511の

活性領域の半導体基板200に形成された酸化膜212 と比較するとその成長が抑制される。従って、2回目の エッチングにおいて累予領域 5.1.2 のシリコン 基板20 0を適出させるためのエッチングすべき酸化膜213の 膜厚は、酸化膜211に酸化膜212を加えた膜厚より 少ない。また、選子領域512の業子分離酸化膜111 は、この工程においてのみ自減りし、素子分離酸化膜! 1 しから素子分離酸化膜113になるが、エッチングさ れる量は従来例より低減される。

\*10 · 【0039】この後、図4 (b))に示すように、レジス ト412を剥離し、第2のゲート酸化膜を形成する。こ のとき、素子領域312の素子分離酸化膜113に挟まし、 れ活性領域のシリコン基板200上に、胰摩が嫌いゲー ト酸化膜215が形成される。また、素子簡塚511の 板200上に形成されていた酸化膜212は心維ぎ足し の酸化をうけて膜摩が厚いゲート酸化膜214が形成さ いゲート酸化膜215が形成される。 : , 202 01 : と薄い酸化膜2F1とを有するシリコン基板200におき流の004の第よの名士北麓化膜222が形成的核点。従っ 1 :するために、2回のゲート酸化及び2回のエッチングを する工程により、業子領域511及び512の素子分離 10年30即50 素子領域522のシジョン基板300の酸化量は い酸化膜211に継ぎ足し酸化された酸化膜213を除 去するし工程分のエッチングのみになる。

【0041】本実施例は、第1の実施例に示した窒化膜 のような耐酸化性のある膜を薄い酸化膜2-1-1-上に成長 しない、従って、本実施例の素子領域 5.1 2は、2後から ゲート酸化腺を成長させるため、基板に対し余計な酸化 をすることになる。しかしながら、寒い酸化膜に対する 継ぎ足し酸化の形になるために、基板が酸化される量は 露出した基板が酸化される従来例よりも少なくなる。 こ れは即ち、ゲート酸化前に基板を露出させるためのエッ チングの最が少なくなることを示している。本実施例に おいては、第1の実施例と比較して、耐酸化性膜をエッ チングする必要がないためエッチングが容易になり、か \*\* \*つその分、工程も短くなる。

【0042】例えば、樅厚が厚いゲート酸化戦214が 440Å、脳摩が薄いゲート酸化膜215が100点の 場合を考える。このとき、図3 (c) に相当するの第1 のゲート酸化級2 1 2 として基板に約400 Aの酸化酸 を形成する必要がある。素子領域5-1-2には薄い酸化膜 + + 2 1 1 1 1 1 2 0 0 4 3)が残っているため、この領域に1回 目のゲート酸化がされた後、形成されている酸化膜21 - 3は480Aである。従って、索子分離酸化膜 1 しょの 10 | 薄膜化が制題となる5 1 2 領域において、2 回自のエッ テングによる素子分離酸化膜しての自棲り量は、オーバ ーエッチングを8.0%として8.6.4Aとなる。:

【0043】.オーボーエッチングを全て80%としてこ れと比較すると、従来例の場合では、図 5 (b),に赤す 素子分離酸化膜 1/1-2 に挟まれた活性領域のシリコン基 パラーように、第1のグラト酸化膜を形成する前に薄い酸化膜 - 2 2 1 (2 0 0 A) が 1 回目のエッチングにより除去さ れている。従って、この時点で素子領域522の素子分 『れる。以上の工程により、素子領域511及び512に 1回り 解酸化膜121は360A目減りする (素子分離酸化膜 ・夫々が必要とする榎厚が厚いゲート酸化膜214及び薄 ショニュ 2分)。まるもで、図 5 (c) に示すように以第1のゲ 20 一ト酸化膜を形成することより素子領域 5/2 2の素子分 【0040】このように、複数の素子分離酸化膜111~)、二雌酸化膜122倍楔末れたシ共主ン基根399上には4 いて、子め形成されている薄い酸化膜211を保護膜と の坊の事ご 2回目の赤ン素とグにより目域少本為養品分離酸化 膜122は320人となる以業子分離酸化膜123)。

酸化模111の目減り量は、夫々薄い酸化膜211、稗 ショコ合計で600Aであり、脳厚が薄いクラト酸化膜を形成 する領域では素子分離酸化膜が1080A目絞りするこ とになる。 1.1

> 【0044】表1に、従来例、本発明に係る第1の実施 例及び第2の実施例の架子分離酸化膜の自滅り虫及び追 加工程の比較を示す。従来例2と比較すると、本発明に 係る夫々の実施例の素子分離酸化膜の目域り量が低減 し、薄膜化を防げていることが分かる。

19 【0045】なお、素子分離酸化膜の目滅り量はイオン 住入時の保護膜200Aにゲート酸化膜を400Aと1 00Aの2種類作った場合で、オーバーエッチングを8 0%とした場合の値を示した。

[0.046]

[書]]

	素子分離酸化膜	パターニング	その他の追加工程数	
	目域り量	工程数		
從来例	1080A	1 @	00	] ,[] :
第1の実施例	360Å	2 🖪	変化エッチング2回	1 1
第2の実施例	864Å	2 🛽	• 0回	1

【0047】本裏施例のように、障い酸化膜を余分な基 仮酸化に対する保護膜として使用した場合、第1の実施 例のように窒化膜のような耐酸化性膜を形成した場合と

に対する保護版を成長させる工程を追加する必要がなく なる。また、第1の买施例の図1 (c) 及び図2 (b) に示す工程において、複合膜のエッチングをする必要が 比較して、酸化に対する保護の効果は過まる反面、酸化 50 なくなり、エッチングが容易になるという利点もある。

[0048]

【発明の効果】以上詳述したように、本発明によれば、 機厚が異なる複数のゲート酸化膜を同一チップ内に形成 する際、薄い酸化膜又に薄い酸化膜及び耐酸化性膜を拡 板酸化に対する保護膜として使用することにより、誘板 上に不要な酸化膜を形成することを防ぎ、酸化膜の付け 権之等による楽子分離酸化膜の源膜化を回避し、米子分 雕リークを防止することができる。

11

【0049】また、素子分離酸化膜が減ることによる拡 散層と署子分離酸化膜境界との改進を延載することがで 10 

【0050】更に、拡散間表面の全体の酸化量が少なく ・なることにより表面付近の不純物濃度を安定してコント \*\*・ロールできる。 \*\*\* ・ ・ ・ / Nable to

三二 【〇〇51】更にまだ、拡散層表面がエッチングされる / 量が減るため、表面の根さを低減することができる。

:57

デー 【図1】(a) 乃至(c)は、本発明の第1の実施例に ---- 1203、215、224:膜原が輝いゲート酸化膜 保る素子分離絶縁膜を有する半導体装置の製造方法をそ 中心タ 204 8214、223 - 膜厚が厚いゲート酸化膜 ニー【図2】(a)乃至(c)は、同じく、本発明の第1の しくし30m;耐酸化性膜の ニューニー (a) のりず 工程をその工程順に示す断面図である。ドローは

- <sup>1984</sup> 【図3】(a)乃至(c)は、本発明の第2の実施例によわか、子領域によりあった。ことによった。 1984 5

(図4)

(2015年) 17号77世歌歌歌

の工程順に示す断面圏である。

【頗4】 (a)、 (b) は、同じく、本発明の第2の実 施例に係る素子分離絶線膜を有する半導体装置の製造方 法であって、図3 (a) 乃証(c) に示す工程の次の工 程をその工程順に示す断面図である。

【図5】(a)乃至(c)は、特開半9-036243 サ公報等に記載された従来の2半導体装置の製造方法を その工程順に示す断面図である。

【図6】 (a)、(b)は、同じく、図5 (a) 乃至 (c) に示す工程の次の工程をその工程順に示す断面図 である。

【符号の説明】

100、200、300:シリコン基板:・::・ 101, 102, 103, 111, 112, 113, 1 21、122、123; 套子分雕酸化膜 ...


201、211; 薄い酸化膜 : 213:酸化膜 人名英格兰 医多虫状的病


ニー 実施例に係る素子分離絶縁膜を有する半導体装置の製造 はコリ40ポジ402、411、412、421~422;レ


- 歩き 1501/2501/5141、512/521/4522 : 紫

<sup>たけっ</sup> 係る素子分解絶縁膜を有する半導体装置の製造方法をそうだっしゃ 5 V おおしまり スペス・スペステック (1986) 1100 1 111 1110 

[2]6] 









**(b**1

. . . . .





## フロントページの続き

F ターム(参考) 4M108 AB05 AB13 AB27 AC01 AC40 AC43 AD13 5F032 AA14 AA18 AA34 AA44 AA82 BA06 BB06 CA17 CA24 CA25 DA02 DA24 DA28 DA30 5F048 AA07 AA09 AB01 AC06 BA01 BB00 BB16 BG12 BG14